Regarding NAND Flash DQS signal amplitude difference during Read & Write

Hi,
We are using NAND flash in nv-DDR2 mode. Operating at maximum data rate of
333MT/s (Clock frequency :166Mhz).

During Our DVT, we found that During Read Operation the DQS differential
signal amplitude is *less than* when WRITE operation.

WRITE operation pk-pk  ~ 3.8V
READ operation pk-pk ~ 3.2V (that too negative side swing is less)

Signal quality is good in both cases.

We are capturing signals near to NAND Flash always.

Any thoughts on this.,


malli.1729 4 years 2 months 16 days

4 answers


The best answer


You can select the best answer for current question!
Answered byauge.adrien 4 years 2 months 13 days
Hi

I can see two things:

ISI  -  controller may have higher output slew rate thus higher amplitude on 
the DQS while the lower output slew from NAND might limit the amplitude.

Probing point. -  "We are capturing signals near to NAND Flash always." -> This 
will bring reflection (should probe as close as possible to the receiver -> 
controller)

Regards

Adrien

On Apr 21, 2016, at 12:03 PM, ???  wrote:

I misunderstood you were using 667Mbps.
Besides, if you were talking about some measured waveforms for 333Mbp, I 
suspect that the current path on NAND side as belwo.

Compared to Program case, if NAND flash has multiple dies to increase 
density, the high frequency Tx current of NAND flash can be little smaller 
than that of NAND host device because of the frequency-dependent current path 
caused by "N x Cio".

Regards,
Keeyoung

-----Original Message-----
From: si-list-bounce@xxxxxxxxxxxxx [mailto:si-list-bounce@xxxxxxxxxxxxx] On 
Behalf Of ???
Sent: Thursday, April 21, 2016 11:41 AM
To: malli.1729@xxxxxxxxx; si-list@xxxxxxxxxxxxx
Subject: [SI-LIST] Re: Regarding NAND Flash DQS signal amplitude difference 
during Read & Write

Hi,
I suspect there are ISI and overclocking issue in the IBIS model.
I would recommend to check output slew rate of NAND Tx buffer.

According to ONFI 4.0 spec., the minimum output slew rate is 1.0V/nsec for 
overdrive2(18 Ohm), but it is little slow for 667Mbps NV-DDR2.

I think it should be at least more than 2 V/nsec for 667Mbps.

I hope this helps...

Regards,
Keeyoung


-----Original Message-----
From: si-list-bounce@xxxxxxxxxxxxx [mailto:si-list-bounce@xxxxxxxxxxxxx] On 
Behalf Of Mallikarjun K
Sent: Tuesday, April 19, 2016 4:40 PM
To: si-list@xxxxxxxxxxxxx
Subject: [SI-LIST] Regarding NAND Flash DQS signal amplitude difference 
during Read & Write

Hi,
We are using NAND flash in nv-DDR2 mode. Operating at maximum data rate of 
333MT/s (Clock frequency :166Mhz).

During Our DVT, we found that During Read Operation the DQS differential 
signal amplitude is *less than* when WRITE operation.

WRITE operation pk-pk  ~ 3.8V
READ operation pk-pk ~ 3.2V (that too negative side swing is less)

Signal quality is good in both cases.

We are capturing signals near to NAND Flash always.

Any thoughts on this.,


Answered bymalli.1729 4 years 2 months 13 days
Hi Adrien,

I don't have any test points for DQ & DQS near controller. I will check if
i can tap any via.



On 22 April 2016 at 13:55, Adrien Augé  wrote:

Hi

I can see two things:

ISI  -  controller may have higher output slew rate thus higher amplitude
on the DQS while the lower output slew from NAND might limit the amplitude.

Probing point. -  "We are capturing signals near to NAND Flash always." ->
This will bring reflection (should probe as close as possible to the
receiver -> controller)

Regards

Adrien

On Apr 21, 2016, at 12:03 PM, ê¶?기ì?  
wrote:

I misunderstood you were using 667Mbps.
Besides, if you were talking about some measured waveforms for 333Mbp, I
suspect that the current path on NAND side as belwo.

Compared to Program case, if NAND flash has multiple dies to increase
density, the high frequency Tx current of NAND flash can be little smaller
than that of NAND host device because of the frequency-dependent current
path caused by "N x Cio".

Regards,
Keeyoung

-----Original Message-----
From: si-list-bounce@xxxxxxxxxxxxx [mailto:si-list-bounce@xxxxxxxxxxxxx]
On Behalf Of ê¶?기ì?
Sent: Thursday, April 21, 2016 11:41 AM
To: malli.1729@xxxxxxxxx; si-list@xxxxxxxxxxxxx
Subject: [SI-LIST] Re: Regarding NAND Flash DQS signal amplitude
difference during Read & Write

Hi,
I suspect there are ISI and overclocking issue in the IBIS model.
I would recommend to check output slew rate of NAND Tx buffer.

According to ONFI 4.0 spec., the minimum output slew rate is 1.0V/nsec
for overdrive2(18 Ohm), but it is little slow for 667Mbps NV-DDR2.

I think it should be at least more than 2 V/nsec for 667Mbps.

I hope this helps...

Regards,
Keeyoung


-----Original Message-----
From: si-list-bounce@xxxxxxxxxxxxx [mailto:si-list-bounce@xxxxxxxxxxxxx]
On Behalf Of Mallikarjun K
Sent: Tuesday, April 19, 2016 4:40 PM
To: si-list@xxxxxxxxxxxxx
Subject: [SI-LIST] Regarding NAND Flash DQS signal amplitude difference
during Read & Write

Hi,
We are using NAND flash in nv-DDR2 mode. Operating at maximum data rate
of 333MT/s (Clock frequency :166Mhz).

During Our DVT, we found that During Read Operation the DQS differential
signal amplitude is *less than* when WRITE operation.

WRITE operation pk-pk  ~ 3.8V
READ operation pk-pk ~ 3.2V (that too negative side swing is less)

Signal quality is good in both cases.

We are capturing signals near to NAND Flash always.

Any thoughts on this.,


Answered bykeeyoung.kwon 4 years 2 months 14 days
I misunderstood you were using 667Mbps.
Besides, if you were talking about some measured waveforms for 333Mbp, I 
suspect that the current path on NAND side as belwo.

Compared to Program case, if NAND flash has multiple dies to increase density, 
the high frequency Tx current of NAND flash can be little smaller than that of 
NAND host device because of the frequency-dependent current path caused by "N x 
Cio".

Regards,
Keeyoung

-----Original Message-----
From: si-list-bounce@xxxxxxxxxxxxx [mailto:si-list-bounce@xxxxxxxxxxxxx] On 
Behalf Of ???
Sent: Thursday, April 21, 2016 11:41 AM
To: malli.1729@xxxxxxxxx; si-list@xxxxxxxxxxxxx
Subject: [SI-LIST] Re: Regarding NAND Flash DQS signal amplitude difference 
during Read & Write

Hi,
I suspect there are ISI and overclocking issue in the IBIS model.
I would recommend to check output slew rate of NAND Tx buffer.

According to ONFI 4.0 spec., the minimum output slew rate is 1.0V/nsec for 
overdrive2(18 Ohm), but it is little slow for 667Mbps NV-DDR2.

I think it should be at least more than 2 V/nsec for 667Mbps.

I hope this helps...

Regards,
Keeyoung


-----Original Message-----
From: si-list-bounce@xxxxxxxxxxxxx [mailto:si-list-bounce@xxxxxxxxxxxxx] On 
Behalf Of Mallikarjun K
Sent: Tuesday, April 19, 2016 4:40 PM
To: si-list@xxxxxxxxxxxxx
Subject: [SI-LIST] Regarding NAND Flash DQS signal amplitude difference during 
Read & Write

Hi,
We are using NAND flash in nv-DDR2 mode. Operating at maximum data rate of 
333MT/s (Clock frequency :166Mhz).

During Our DVT, we found that During Read Operation the DQS differential signal 
amplitude is *less than* when WRITE operation.

WRITE operation pk-pk  ~ 3.8V
READ operation pk-pk ~ 3.2V (that too negative side swing is less)

Signal quality is good in both cases.

We are capturing signals near to NAND Flash always.

Any thoughts on this.,


Answered bykeeyoung.kwon 4 years 2 months 14 days
Hi,
I suspect there are ISI and overclocking issue in the IBIS model.
I would recommend to check output slew rate of NAND Tx buffer.

According to ONFI 4.0 spec., the minimum output slew rate is 1.0V/nsec for 
overdrive2(18 Ohm), but it is little slow for 667Mbps NV-DDR2.

I think it should be at least more than 2 V/nsec for 667Mbps.

I hope this helps...

Regards,
Keeyoung


-----Original Message-----
From: si-list-bounce@xxxxxxxxxxxxx [mailto:si-list-bounce@xxxxxxxxxxxxx] On 
Behalf Of Mallikarjun K
Sent: Tuesday, April 19, 2016 4:40 PM
To: si-list@xxxxxxxxxxxxx
Subject: [SI-LIST] Regarding NAND Flash DQS signal amplitude difference during 
Read & Write

Hi,
We are using NAND flash in nv-DDR2 mode. Operating at maximum data rate of 
333MT/s (Clock frequency :166Mhz).

During Our DVT, we found that During Read Operation the DQS differential signal 
amplitude is *less than* when WRITE operation.

WRITE operation pk-pk  ~ 3.8V
READ operation pk-pk ~ 3.2V (that too negative side swing is less)

Signal quality is good in both cases.

We are capturing signals near to NAND Flash always.

Any thoughts on this.,